Tag Archives: OpenOCD

MIPSfpga+ allows loading programs via UART and has a switchable clock

Originally published on January 1, 2016 This revision is from February 1, 2016 MIPSfpga+ / mipsfpga-plus / MFP is a cleaned-up and improved variant of MIPSfpga-based system defined in MIPSfpga Getting Started package (MFGS). The new features include: The ability to load a software program from a PC into a synthesized system on FPGA board […]

MIPSfpga+ allows loading programs via UART and has a switchable clock

MIPSfpga+ / mipsfpga-plus / MFP is a cleaned-up and improved variant of MIPSfpga-based system defined in MIPSfpga Getting Started package (MFGS). The new features include: The ability to load a software program (into a synthesized system) using ubiquitous $5 FTDI-based USB-to-UART connector instead of $50 Bus Blaster that is difficult to get in some places […]

Фотографии, материалы и перипетии семинара MIPSfpga в МИФИ

В конце октября в МИФИ состоялся семинар по MIPSfpga — один из серии семинаров, организованных российскими вузами совместно с Imagination Technologies, Microchip Technology в партнерстве с Гамма Санкт-Петербург, представителями Xilinx в России компанией Макро Групп, с участием докладчиков из MathWorks и НИИСИ. Ниже — смесь из фотографий, ссылок на материалы, заметок о подготовке семинара и […]

Инструкция по лабораторным работам по MIPSfpga для платы Digilent Nexys 4 DDR c Xilinx Artix-7 FPGA

Инструкция по лабораторным работам по MIPSfpga для платы Digilent Nexys 4 DDR c Xilinx Artix-7 FPGA 1. Соединените платы Digilent Nexys 4 DDR c c Bus Blaster, USB-to-UART модулем и датчиком освещения Digilent Pmod ALS: 2. Как создать проект в Xilinx Vivado: Information about pins:

Приходите на семинары по MIPSfpga в Москве и Санкт-Петербурге

Хотите увидеть, как работает промышленный процессор «в замедленной съемке»? Как инструкции переваливаются из стадии в стадию конвейера, как запросы на чтение из памяти попадают или промахиваются мимо кэша? А как насчет построить свою систему на кристалле, используя то же микропроцессорное ядро, которое используют инженеры Samsung в новой платформе Artik 1? Если да, то это объявление […]

Портирование MIPSfpga на плату Terasic DE0-CV с Altera Cyclone V FPGA

На днях мы вместе с Алексом и Владимиром спортировали MIPSfpga (пакет для введения в проектирование систем на кристалле) на плату Terasic DE0-CV с Altera Cyclone V FPGA. Эта плата — довольно хорошее решение для образовательного российского рынка, так как она дешевая ($150) и ее просто купить на сайте тайваньской компании Terasic (www.terasic.com.tw/_sub/de0-cv), которая быстро и […]

Tag Archives: OpenOCD

MIPSfpga+ allows loading programs via UART and has a switchable clock

MIPSfpga+ allows loading programs via UART and has a switchable clock

Фотографии, материалы и перипетии семинара MIPSfpga в МИФИ

Инструкция по лабораторным работам по MIPSfpga для платы Terasic DE0-Nano c Altera Cyclone IV

Инструкция по лабораторным работам по MIPSfpga для платы Digilent Nexys 4 DDR c Xilinx Artix-7 FPGA

Инструкция по лабораторным работам по MIPSfpga для платы Terasic DE0-CV c Altera Cyclone V

Приходите на семинары по MIPSfpga в Москве и Санкт-Петербурге

Портирование MIPSfpga на плату Terasic DE0-CV с Altera Cyclone V FPGA